Arrivée du RISC-V sur le marché grand public au salon Embedded World 2017

BERKELEY, États-Unis--(Marketwired - 11 mars 2017) - L'architecture RISC-V a connu l'an passé une évolution inédite, passant du stade de sujet de recherche universitaire à celui de technologie de processeur embarquée grand public dotée d'un riche écosystème et faisant l'objet d'un nombre croissant de mises en œuvre dans le monde réel. Signe de cette progression, plusieurs sociétés proposeront dès la semaine prochaine des exemples de mises en œuvre commerciales des produits RISC-V à l'occasion du salon Embedded World 2017, première manifestation internationale consacrée à l'industrie des systèmes embarqués (du 14 au 16 mars à Nuremberg, Allemagne. Voir le site https://www.embedded-world.de/en).

Le RISC-V désigne une architecture de processeur ISA (Instruction Set Architecture) mise au point par la fondation RISC-V (https://riscv.org), qui offre une alternative ouverte aux dispositifs aujourd'hui employés dans les produits embarqués. Le cabinet de conseil The Linley Group a élu le RISC-V " Technologie de l'année " en 2016.

" Bien plus qu'un simple processeur ISA, l'architecture RISC-V construit un riche écosystème permettant d'inclure l'IP système, les systèmes de développement et la mise en œuvre logicielle, explique Rick O'Connor, directeur exécutif de la Fondation RISC-V. Un symbole de la maturité croissante de cet écosystème est le fait que certaines de nos sociétés membres, malgré les grandes différences entre leurs modèles économiques et leurs stratégies de produit, proposent des démonstrations de mises en œuvre commerciales du RISC-V à Embedded World ".

• Microsemi (hall 1, stand n° 1-660) exposera des solutions FPGA à base de technologie RISC-V que les clients pourront adopter et intégrer à leurs conceptions. En outre, le développeur organisera régulièrement des séminaires RISC-V sur son stand en mettant en avant les avantages procurés par le passage de l'ISA propriétaire à une architecture ouverte. Pour vous inscrire à une session, rendez-vous sur le site https://www.microsemi.com/industry-events/embedded-world-2017/.

" En tant que promoteurs précoces de la norme RISC-V, nous sommes heureux de constater sa vitesse de progression et d'adoption par la communauté conceptrice au sens large, s'est réjoui Ted Marena, directeur marketing FPGA de Microsemi. Nous proposerons à Embedded World une démonstration de l'exécution de notre noyau IP RISC-V E31 sur nos FPGA et communiquerons des informations sur les plans que nous envisageons pour l'avenir en exploitant les fonctionnalités uniques du RISC-V ", a-t-il précisé.

• Codasip (Hall 3, stand 3-627) exposera sa série Codix-Bk à base d'IP de processeurs RISC-V embarqués à destination des conceptions SoC. Les avantages offerts par l'extensibilité de la norme RISC-V seront démontrés par le biais d'extensions de sécurité développées par son partenaire SecureRF.

" Le RISC-V est désormais le principal vecteur de notre feuille de route pour l'IP embarquée, a déclaré Karel Masarik, Président-directeur général de Codasip. La puissance de la solution RISC-V réside dans le fait que les clients bénéficient non seulement de l'extrême flexibilité de nos mises en œuvre IP, mais peuvent aussi tirer parti du riche écosystème logiciel qui est d'ores et déjà en train de se créer. Nous nous réjouissons, ainsi que nos partenaires, de pouvoir présenter nos derniers produits compatibles RISC-V à Embedded World ".

• UltraSoC (hall 3, stand n° 3-555) fera la démonstration de sa puissante infrastructure d'analyse et de débogage SoC, qui intègre une prise en charge IP native des processeurs RISC-V.

" Nous sommes très heureux de prendre en charge le RISC-V et de démontrer la puissance de l'écosystème IP actuellement disponible au plan commercial, a souligné Rupert Baines, Président-général d'UltraSoC. Notre position est neutre vis-à-vis des fournisseurs et bâtie autour d'un écosystème. Nous ambitionnons de créer une infrastructure de développement universelle dans laquelle les concepteurs pourront librement sélectionner l'architecture la mieux adaptée à chaque tâche, afin de créer des produits qui se différencient de manière unique. Je pense que notre approche rejoint en tous points les objectifs et aspirations de la mouvance RISC-V ", a-t-il ajouté.

• Antmicro (hall 4A, stand n° 4A-121) proposera la démonstration d'un système à base de RISC-V (SiFive FE310) sur un module doté d'une carte-mère assortie, d'une caméra AXIOM Gamma 4K de la marque équipée d'un IP logiciel RISC-V, ainsi que d'IP graphiques 2D permettant de créer des processeurs personnalisés au moyen d'interfaces utilisateur conviviales et à faible consommation d'énergie.

" La norme ISA RISC-V, éprouvée et désormais reconnue par le secteur, ouvre la voie à des processeurs à pilotage logiciel qui répondent aux besoins des paradigmes de programmation modernes et reflètent l'écosystème d'outils ouvert qui a permis à cette industrie de s'épanouir, estime Michael Gielda, responsable du développement commercial d'Antmicro. Le RISC-V apporte à la conception embarquée ce que les normes ouvertes enrichies ont fait pour la conception Web, en donnant naissance à des utilisations et des opportunités commerciales inédites. Notre module, nos logiciels et notre IP sont appelés à jouer un rôle moteur pour les premières applications RISC-V ", a-t-il souligné.

La Fondation RISC-V propose par le biais de son site Web (riscv.org) des informations détaillées destinées aux personnes ne pouvant se rendre au salon Embedded World, aux néophytes en matière de norme RISC-V et aux utilisateurs désireux d'approfondir leurs connaissances.

Les animations présentées à l'atelier RISC-V mettront en vedette quelques-unes des réalisations de nos sociétés membres (https://riscv.org/workshops/). Pour profiter d'une expérience RISC-V encore plus approfondie, nous vous invitons à assister en personne à l'un de nos ateliers.

À propos de la Fondation RISC-V

RISC-V (" risk five " en anglais) désigne une nouvelle architecture ISA (Instruction Set Architecture) conçue pour soutenir la recherche et l'éducation en matière d'architecture informatique, et qui est en passe de devenir une norme d'architecture ouverte destinée à la mise en œuvre à l'échelle industrielle, sous l'égide de la Fondation RISC-V. L'architecture ISA RISC-V a été initialement développée au sein de la division de science informatique du département EECS à l'Université de Californie (Berkeley).

La Fondation RISC-V est une association à but non lucratif contrôlée par ses membres, qui dirige le futur développement et promeut l'adoption de l'architecture ISA RISC-V. Les membres de la Fondation RISC-V bénéficient d'un accès et d'une participation à l'élaboration des spécifications ISA RISC-V, ainsi qu'à l'écosystème matériel et logiciel connexe.